This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

APR 1 5 2004 BY PRADEMARKO

Patent

Customer No. 31561

Application No.: 10/707,112

Docket No. 11761-US-PA

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Applicant

: Lo et al.

Application No.

: 10/707,112

Filed

: November 21, 2003

For

: METHOD FOR FABRICATING PASSIVATION LAYER

Examiner

Art Unit

: 2812

ASSISTANT COMISSIONER FOR PATENTS

Arlington, VA22202

Dear Sirs:

Transmitted herewith is a certified copy of Taiwan Application No.: 092127267, filed on: 2003/10/02.

A return prepaid postcard is also included herewith.

Respectfully Submitted,

JIANQ, CHYUN Intellectual Property Office

Dated: April

By:

Belinda Lee

Registration No.: 46,863


Please send future correspondence to:

7F.-1, No. 100, Roosevelt Rd.,


Sec. 2, Taipei 100, Taiwan, R.O.C.

Tel: 886-2-2369 2800

Fax: 886-2-2369 7233 / 886-2-2369 7234



기가 되가 되다 되다.



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 10 月 02 日 Application Date

申請案號: 092127267 Application No.

申 請 人: 南亞科技股份有限公司

Applicant(s)

局 Director General



發文日期: 西元 2003 年 12 月 8 日


Issue Date

發文字號: 09221241360

Serial No.

申請日期:	IPC分類	
申請案號:		٤
		_

(以上各欄)	由本局填言	發明專利說明書
	中文	保護層的形成方法
發明名稱	英 文	METHOD OF FABRICATING PASSIVATION
	姓 名 (中文)	1. 羅名宏
-	姓 名 (英文)	1. LO, MING-HUNG
發明人 (共4人)	國籍(中英文)	1. 中華民國 TW
(A 4)()	住居所(中文)	1. 桃園縣龜山鄉長庚醫護社區419號3樓
	住居所(英文)	1.3F., NO.419, CHANG-GEN MEDICAL COMMUNITY., GUEISHAN TOWNSHIP, TAOYUAN COUNTY 333, TAIWAN (R.O.C.)
	名稱或 姓 名 (中文)	1. 南亞科技股份有限公司
	名稱或 姓 名 (英文)	1. NANYA TECHNOLOGY CORPORATION
=,	國籍(中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	1. HWA-YA TECHNOLOGY PARK 669, FUHSING 3 RD. KUEISHAN, TAOYUAN, TAIWAN, R. O. C
	代表人(中文)	1. 連日昌
	代表人(英文)	1. LIEN, JIH-CHANG
- mn1 ** ** * * *	A1 / 100 1 1 1 1 1 1 1	POLITICAL DE LA CONTRA



申請日期:	IPC分類	•
申請案號:		1

न का जर क्र			
(以上各欄由公局填註) 發明專利說明書			
	中文		
發明名稱	英 文		
	姓名(中文)	2. 周良賓	
<u>-</u>	姓 名 (英文)	2. CHOU, LIANG-PIN	
發明人 (共4人)	國 籍 (中英文)	2. 中華民國 TW	
	住居所(中文)		
	住居所(英文)	2.8F., NO.48, HUANJHONG E. RD., JHONGLI CITY, TAOYUAN COUNTY 320, TAIWAN (R.O.C.)	
	名稱或 姓 名 (中文)		
	名稱或 姓 名 (英文)		
=	國籍(中英文)		
申請人(共1人)	住居所 (營業所) (中 文)		
	住居所(營業所)		
	代表人 (中文)		
	代表人(英文)		
	MADER DA	ASHKKKKA III	



申請日期:		IPC分類
申請案號:		
(以上各欄)	由本局填言	發明專利說明書
-	中文	
發明名稱	英 文	
	姓 名 (中文)	3. 王俊閔
<u>-</u>	姓名(英文)	3. WANG, CHUN-MING
發明人 (共4人)	國籍(中英文)	3. 中華民國 TW
(共4人)	住居所(中文)	3. 台北縣中和市連城路428巷2-4號5樓
	住居所(英文)	3.5F., NO.2-4, LANE 428, LIANCHENG RD., JHONGHE CITY, TAIPEI COUNTY 235, TAIWAN (R.O.C.)
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三、	國籍(中英文)	
申請人(共1人)	住居所(營業所)	
	住居所(營業所)	
	代表人(中文)	
	代表人(英文)	

1176liwf pid

申請日期:		IPC分類	
申請案號:			
(以上各欄)	由本局填言	發明專利說明書	
	中文		
發明名稱	英 文		
	姓 名 (中文)	4. 陳立夫	
	姓 名 (英文)	4. CHEN, LI-FU	•
發明人 (共4人)	國籍(中英文)	4. 中華民國 TW	
(7, 470)		4. 桃園縣中壢市華忠新村41號	
	住居所(英文)		[WAN
·	名稱或 姓 名 (中文)		
	名稱或 姓 名 (英文)		
三、	國 籍 (中英文)		·
申請人(共1人)	住居所 (營業所) (中 文)		
	住居所 (營業所) (英 文)		
	代表人(中文)		
	代表人(英文)		

1176liwf pid


四、中文發明摘要 (發明名稱:保護層的形成方法)


一種保護層的形成方法係先提供基底,此志係 是一形成有複數個元件結構,且在這些一形成有連線層。之後,於內連線層上形成體層上形成體層,其中,此電漿加強型化學氣體上形成體層上形成質層上形成質層上形成質的一條 實層層上形成質別級人於智知技術所使用之壓力(與)。然後,於第一保護層上形成可以於第一保護層。由於在形成第一保護層、所達不可以所使用之製程壓力。然後,於第一保護層上形成可以所達層上形成所使用之製程壓力較大(或電源功率較小),所以可以解決所使用之製程壓力較大(或電源功率較小),所以可以解決對在形成第一保護層時,因電漿轟擊到金屬層或元件結構損傷的問題。

伍、(一)、本案代表圖為:第____1B____圖 (二)、本案代表圖之元件代表符號簡單說明: 100:基底

六、英文發明摘要 (發明名稱:METHOD OF FABRICATING PASSIVATION)

A METHOD OF FABRICATING PASSIVATION IS
DESCRIBED. A SUBSTRATE WHERE SEVERAL DEVICES HAVE
BEEN FORMED IS PROVIDED, AND AT LEAST ONE
INTERCONNECT HAS BEEN FORMED ON THESE DEVICES. A
PATTERNED METAL LAYER IS FORMED ON THE
INTERCONNECT. A PLASMA-ENHANCED CHEMICAL VAPOR
DEPOSITION PROCESS IS PERFORMED TO FORM A FIRST
PASSIVATION, WHEREIN THE PROCESS PRESSURE IS






四、中文發明摘要 (發明名稱:保護層的形成方法)

110:金屬層 112:保護層

IMD1、IMD2: 內金屬介電層

六、英文發明摘要 (發明名稱:METHOD OF FABRICATING PASSIVATION)

HIGHER (AND/OR THE POWER IS LOWER) THAN THE PRESSURE (THE POWER) USED IN PRIOR ART. A SECOND PASSIVATION THAT CAN RESIST WATER PERMEATION IS FORMED ON THE FIRST PASSIVATION. SINCE THE FIRST PASSIVATION IS FORMED IN HIGHER PROCESS PRESSURE (AND/OR LOWER PROCESS POWER), THE ISSUE THAT THE PLASMA BOMBARDMENT RESULTS IN METAL LAYER OR DEVICES ARE DAMAGE CAN BE RESOLVED.



一、本案已向	•		
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優
		無	
- Lugar			
二、□主張專利法第二十	- 五條之一第一項係	憂先權:	
申請案號:		無	
日期:		7111	
三、主張本案係符合專利	引法第二十條第一 耳	頁[]第一款但書	或□第二款但書規定之期間
日期:			
四、□有關微生物已寄存	序於國外:		
寄存國家:		無	
寄存機構:		7	
寄存日期: 寄存號碼:			
□有關微生物已寄存 □ 1	z 於國內(木局所指	定之客存機構)	•
寄存機構:	1 27 E3 1 1 (24-20) 2 1 1 1	१७८-८ च ११ गळास्त	•
寄存日期:		無	
寄存號碼:			
	易於獲得,不須寄存	: _	



五、發明說明(1)


【發明所屬之技術領域】



【先前技術】

上述保護層之形成方法係先於圖案化之金屬層上形成氧化矽層,然後於氧化矽層上形成氮化矽層。為了避免免免學沈積製程的高溫影響金屬層下方之內連線膜層或是元件之性質,所以會以較低溫之電漿加強型化學氣相沈積法(plasma-enhanced chemical vapor deposition)形成之。其中,氧化矽層的形成方法可直接以上述之低。或量,如强型化學氣相沈積製程,以形成一層緻密度(density)較高之薄氧化矽層,覆蓋在上述之圖案化的金屬層,其中,此氧化矽層具有較佳的絕緣效果。之後所與個層,其中,此氧化矽層具有較佳的絕緣效果。之後所以形成厚度較厚之氧化矽層。






五、發明說明 (2)

然而,在進行電漿加強型化學氣相沈積製程,以形成氧化矽層時,卻產生一些問題。例如在沈積過程中,電漿在不斷轟擊(bombardment)反應氣體,以使氣體離子化的同時,晶圓表面亦會受到電漿轟擊,如此會造成晶圓表面之金屬層甚至是內部之元件結構受到損傷(damage)。除此之外,對下方之邏輯元件或是記憶體元件來說,可能過過一次,對記憶體元件來說,更可能影響電荷儲存效能,而使得記憶體元件來說,更可能影響電荷儲存效能,而使得記憶體元件的資料保持時間(retention time)變短。

【發明內容】

有鑑於此,本發明的目的就是在提供一種保護層的形成方法,以解決習知因利用電漿加強型化學氣相沈積法來形成氧化矽層時,電漿會同時轟擊到金屬層或是元件結構,而使得晶圓上之元件受到損傷,進而造成元件短路或是漏電的問題。





五、發明說明 (3)


用小於習知之電源功率,此電源功率例如是介於1至600瓦之間。



由於本發明在形成第一保護層時所使用製程壓力係大於習知之壓力,如此可縮短離子間之平均自由徑,因此可以減低電漿的轟擊能力,故亦可同時降低電漿對晶圓上之金屬層或內部之元件結構的轟擊而造成損傷,進而等致金屬層或元件結構受到電漿轟擊而造成損傷,進而等致允備電,甚至造成記體體元件其資料保存時間過短的問題。

本發明提出另一種保護層的形成方法。此方法係先提供基底,此基底上已形成有數個元件結構,且在這些元件結構上已形成有至少一內連線層。之後,於內連線層上形成圖案化之金屬層。接著,進行半壓(semi-atmosphere)化學氣相沈積製程,以於金屬層上形成第一保護層。接著,於第一保護層上形成可以防水氣渗透之第二保護層。





五、發明說明 (4)

由於本發明是使用半壓化學氣相沈積製程來形成第一個體層,而不使用電漿和雖化學氣相沈積製程,此種潛知。 一個學氣相說,如此種類,可以達到預期的目標。


為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下:

【實施方式】

一般來說,在晶圓上形成數個元件結構以及與這些元件電性連接之內連線結構之後,需於金屬內連線的最上層形成金屬層,以將晶圓上之元件與外界電性相接。之後,於金屬層上形成保護層,以保護晶圓上之元件結構。以下係針對金屬內連線完成之後的製程加以描述,並搭配第1A圖至第1C圖輔助說明之。

請參照第1A圖,提供基底100,此基底100上已形成有數個元件結構102,且在這些元件結構102上已形成有至少一層的內連線層。其中,基底100例如是矽晶圓。此外,元件結構例如是金屬氧化半導體電晶體(MOS)、邏輯元件或是記憶體元件。

另外,內連線層係包括內金屬介電層(IMD1與IMD2)、接觸窗插塞(104與106)以及導線層108。當然,在圖示中





五、發明說明 (5)

雖僅標示出二層之內連線層,但是本發明並不限定於此。 之後,請繼續參照第1A圖,於基底100上方之最上層的內金屬介電層IMD2上形成圖案化之金屬層110。其中, 形成金屬層110之方法例如是先於基底100上方之最上層的內金屬介電層IMD2上形成金屬材料層(未繪示),以覆蓋接觸窗插塞106。接著,進行微影蝕刻製程,以形成圖案化之金屬層110。其中,圖案化之金屬層110係與接觸窗插塞(104與106)以及導線層108電性連接,並且在後續製程中,可以藉由金屬層110與外界電性連接。


接著,請參照第1B圖,進行電漿加強型化學氣相沈積製程,以於金屬層110上形成保護層112。其中,保護層112的材質例如是氧化矽,以作為絕緣之用。

值得一提的是,在進行電漿加強型化學氣相沈積製程時,其製程壓力係大於習知之壓力,此時之製程壓力例如是介於9至25 Torr之間,如此在利用電漿轟擊反應氣體,以使反應氣體離子化時,可以降低電漿對於金屬層110或是元件結構102之轟擊,而避免金屬層110或是元件結構102受到電漿之損傷。

除此之外,在另一較佳實施例中,在進行電漿加強型化學氣相沈積製程以形成保護層112時,使用較低之電源功率,亦有降低電漿轟擊的效果。其中,此電源功率例如是介於1至600 瓦之間。

當然,在另一較佳實施例中,更可同時使用較高之製程壓力(例如是介於9至25 Torr)與較低之電源功率(例如





五、發明說明 (6)


是介於1至600 瓦)來形成保護層112,如此可以更有效地(減少電漿對於金屬層110或是元件結構102的轟擊。

之後,請參照第1C圖,於保護層112上形成可以防止水氣渗透之保護層114。其中,保護層114的材質例如是氮化矽,以用來阻絕空氣中的水氣滲入。保護層114形成方法例如是進行電漿加強型化學氣相沈積法或是常壓化學氣相沈積法(atmospheric chemical vapor deposition)。

值得一提的是,在進行沈積製程時,若相鄰之圖案化金屬層110彼此距離較為靠近,則沈積之階梯覆蓋(step coverage)的特性會使得於沈積保護層114時,可能會於相鄰金屬層110之間的空隙形成有孔洞(void)。然而,此孔洞並不會影響保護層114之功效。相反地,由於孔洞的形成會將部分之空氣包覆於保護層114中,而且加上空氣本身具有較低之介電常數的性質,如此可以使得整個保護層(112與114)具有更加的絕緣效果。

由於本發明在形成保護層112時所使用製程壓力係大於習知之壓力,如此可縮短離子間之平均自由徑,因此可以減少電漿的轟擊能力,故亦可同時降低電漿對晶圓上之金屬層110或內部之元件結構102的轟擊。所以,可以解決習知因金屬層110或元件結構102受到電漿轟擊而造成損傷,進而導致元件漏電,甚至造成記體體元件其資料保存時間過短的問題。

此外,在本發明中在形成保護層112時,除了可以使用較高之製程壓力來進行之外,亦可使用較低之電源功率





五、發明說明 (7)

來進行,如此亦可以有效地減少電漿對於金屬層110或是元件結構102的轟擊。當然,亦可同時使用較高之製程壓力與較低之電源功率來形成保護層112,如此可以更有效地減少電漿對於金屬層110或是元件結構102的轟擊。


因此,本發明係利用調整電漿加強型化學氣相沈積製程之製程參數的方式來形成保護層112,以避免習知在進行沈積製程時,會有金屬層110或是元件結構102遭到電漿轟擊損害的問題

除此之外,以下係針對另一種形成保護層的方法加以說明。同樣地,下述之內容係針對金屬內連線完成之後的製程加以描述,並搭配第2A圖至第2C圖輔助說明之。

請參照第2A圖,提供基底100,此基底100上已形成有數個元件結構102,且在這些元件結構102上已形成有至少一層的內連線層。其中,基底100例如是矽晶圓。此外,元件結構例如是金屬氧化半導體電晶體(MOS)、邏輯元件或是記憶體元件。

另外,內連線層係包括金屬介電層(IMD1與IMD2)、接觸窗插塞(104與106)以及導線層108。當然,在圖示中雖僅標示出二層之內連線層,但是本發明並不限定於此。

之後,請繼續參照第2A圖,於基底100上方之最上層的內金屬介電層(IMD2)上形成圖案化之金屬層110。其形成方法例如是於基底100上方之最上層的內金屬介電層IMD2上形成金屬材料層(未繪示),以覆蓋接觸窗插塞106。接著,進行微影蝕刻製程,以形成圖案化之金屬層





五、發明說明 (8)


110。其中,圖案化之金屬層110係與接觸窗插塞(104與106)以及導線層108電性連接,並且在後續製程中,可以,藉由金屬層110與外界電性連接。


接著,請參照第2B圖,進行半壓(semi-atmosphere) 化學氣相沈積製程,以於金屬層110上形成保護層116。其中,保護層116的材質例如是氧化矽,以作為絕緣之用。此外,半壓化學氣相沈積製程的製程溫度例如是介於攝氏200至600度之間。另外,半壓化學氣相沈積製程的反應物包括液態的四乙基矽酸酯

(Tetra-Ethyl-Ortho-Silicate, TEOS)及臭氧。其中,所通入之四乙基矽酸酯(TEOS)的流速例如是介於500至3000 sccm之間,而所通入之臭氧的流速例如是介於5000至15000 sccm之間。此外,反應室之壓力例如是介於20至750 Torr之間。

值得一提的是,由於保護層116係以半壓化學氣相沈積製程來來形成之,所以,習知利用電漿加強型化學氣相沈積法來形成保護層116,其所衍生出的問題並不會存在。例如習知在利用電漿轟擊反應氣體以使反應氣體離子化時,電漿轟擊到金屬層110或是元件結構102而使其受損的問題,在此並不會發生。

之後,請參照第2C圖,於保護層116上形成可以防止水氣渗透之保護層114。其中,保護層114的材質例如是氮化矽,以用來阻絕空氣中的水氣滲入。保護層114形成方法例如是進行電漿加強型化學氣相沈積法或是常壓化學氣





五、發明說明 (9)

相沈積法。


值得一提的是,在進行沈積製程時,若相鄰之圖案化金屬層110彼此距離較靠近,則沈積之階梯覆蓋的特性可能會使得於沈積保護層114時,會於相鄰金屬層110之間的空隙形成有孔洞。然而,此孔洞並不會影響保護層114之功效。相反地,由於孔洞的形成會將部分之空氣包覆於保護層114中,而且加上空氣本身具有較低之介電常數的性質,如此可以使得整個保護層(116與114)具有更加的絕緣效果。

由於本發明是使用半壓化學氣相沈積製程來形成保護層116,而不使用電漿加強型化學氣相沈積製程,所以不會發生習知在進行沈積製程時,電漿轟擊到金屬層110或是元件結構102而使其受到損傷所衍生出的問題。

此外,使用此半壓化學氣相沈積製程來形成保護層 116之方法,相較於習知必須先進行電漿加強型化學氣相 沈積製程,再進行半壓化學氣相沈積製程,以形成保護層 116之方法更為簡化。而且,利用此種方式所形成之保護 層116,其功效仍可以達到預期的目標。

雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。





圖式簡單說明

第1A至1C圖是依照本發明之一較佳實施例的一種保護 層之製造流程剖面示意圖。



第2A至2C 圖是依照本發明之一較佳實施例的另一種保 護層之製造流程剖面示意圖。

【圖式標記說明】

100:基底

102: 元件結構


104、106: 插塞

108: 導線層

110:金屬層

112、114、116: 保護層

IMD1、IMD2: 內金屬介電層



六、申請專利範圍

1. 一種保護層的形成方法,包括:

提供一基底,該基底上已形成有複數個元件結構,宜在該些元件結構上已形成有至少一內連線層;

於該內連線層上形成圖案化之一金屬層;

進行一電漿加強型化學氣相沈積製程,以於該金屬層上形成一第一保護層,其中,該電漿加強型化學氣相沈積製程之製程壓力係介於9至25 Torr之間;以及

於該第一保護層上形成可以防止水氣渗透之一第二保護層。


- 2. 如申請專利範圍第1項所述之保護層的形成方法, 其中該電漿加強型化學氣相沈積製程之電源功率係介於1 至600 瓦之間。
- 3. 如申請專利範圍第1項所述之保護層的形成方法,其中該第一保護層的材質包括氧化矽。
- 4. 如申請專利範圍第1項所述之保護層的形成方法,其中該第二保護層的材質包括氮化矽。
 - 5. 一種保護層的形成方法,包括:

提供一基底,該基底上已形成有複數個元件結構,且在該些元件結構上已形成有至少一內連線層;

於該內連線層上形成圖案化之一金屬層;

進行一半壓(semi-atomsphere)化學氣相沈積製程,以於該金屬層上形成一第一保護層;以及


於該第一保護層上形成可以防止水氣渗透之一第二保護層。




六、申請專利範圍

- 6.如申請專利範圍第5項所述之保護層的形成方法,其中該半壓化學氣相沈積製程的反應物包括液態之四乙基矽酸酯(Tetra-Ethyl-Ortho-Silicate, TEOS)及臭氧。
- 7. 如申請專利範圍第6項所述之保護層的形成方法, 其中所通入之該四乙基矽酸酯(TEOS)之流速係介於500至 3000 sccm之間,而所通入之該臭氧之流速係介於5000至 15000 sccm之間。
- 8. 如申請專利範圍第5項所述之保護層的形成方法,其中進行該半壓化學氣相沈積製程的反應室壓力係介於20至750 Torr之間。
- 9. 如申請專利範圍第5項所述之保護層的形成方法,其中該半壓化學氣相沈積製程的製程溫度係介於攝氏200至600度之間。
- 10. 如申請專利範圍第5項所述之保護層的形成方法,其中該第一保護層的材質包括氧化矽。
- 11. 如申請專利範圍第5項所述之保護層的形成方法,其中該第二保護層的材質包括氮化矽。







第1A圖




第1B圖



第1C圖



第 2A 圖



第2B圆 114 116 110 IMD2 IMD1

第 2C 圖

